梓冠光電的單片集成 6 比特光延時(shí)芯片是基于厚膜 SOI 硅光子技術(shù)、將硅基光開(kāi)關(guān)和硅波導(dǎo)延時(shí)路單片集成的自主研發(fā)產(chǎn)品。集成的硅基光開(kāi)關(guān)使其延時(shí)態(tài)切換速度達(dá)到 1 μs 以下，硅波導(dǎo)延時(shí)使其延時(shí)精度提升 1 個(gè)量級(jí)，厚膜 SOI 硅光技術(shù)使其光損耗達(dá)到工程應(yīng)用水平，單片集成的芯片解決了傳統(tǒng)光延時(shí)器的體積大、可靠性差問(wèn)題，是可全方面滿(mǎn)足光控相控陣應(yīng)用要求的新一代產(chǎn)品。
一、單片集成 6 比特光延時(shí)芯片特性
高速切換
高延時(shí)精度
超小尺寸
超寬帶工作
全固態(tài)波導(dǎo)芯片可靠性強(qiáng)
二、單片集成 6 比特光延時(shí)芯片應(yīng)用
光控相控陣?yán)走_(dá)系統(tǒng)、電子對(duì)抗系統(tǒng)
三、單片集成 6 比特光延時(shí)芯片規(guī)格參數(shù)
| 性能指標(biāo) | 單位 | 典型值 | 備注 |
| 延時(shí)位數(shù) | / | 6 | 可定制 |
| 最小延時(shí)步進(jìn) | ps | 59.2 | 可定制 |
| 可調(diào)節(jié)最大延時(shí)量 | ps | 3729.6 | |
| 延時(shí)偏差 | ps | ≤±0.5 | ≤±1@max |
| 延時(shí)切換時(shí)間 | μs | ≤1 | |
| 插入損耗 | dB | 14 | |
| 各延時(shí)態(tài)損耗差異 | dB | ±0.5 | |
| 波損耗 | dB | 45 | |
| 芯片尺寸 | mm | 22×10×0.7 |
〖電管腳定義 Pin definition〗
〖延時(shí)量和光開(kāi)關(guān)傳輸狀態(tài)對(duì)應(yīng)關(guān)系〗
〖芯片尺寸（單位：mm）
四川梓冠光電生產(chǎn)的硅基器件芯片系列包括：硅基單片集成 9bit 可調(diào)光延遲線(xiàn)芯片、硅基單片集成 7bit 可調(diào)光延時(shí)器芯片、單片集成 6 比特光延時(shí)芯片、SOI芯片可調(diào)光濾波器陣列、SOI芯片光電探測(cè)器陣列、SOI高速多通道光衰減器、SOI高速光開(kāi)關(guān)陣列等，歡迎咨詢(xún)！
QQ在線(xiàn)咨詢(xún)
0816 - 2384466
